

I hereby certify that this correspondence is being deposited with the United States Postal Service, with sufficient postage, as first class mail in an envelope addressed to:

Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

on October 7, 2003

Date of Deposit

Justin B. Rand Reg. No. 48,552

Name of applicant, assignee or
Registered Representative


Signature
10/7/03

Date of Signature

Our Case No.11549/14

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of:)
Tse-Hsiang HSU et al.)
Serial No. To Be Assigned) Examiner
Filing Date: October 7, 2003) Group Art Unit No.
For METHOD AND APPARATUS FOR)
ENABLING FAST CLOCK PHASE)
LOCKING IN A PHASE-LOCKED)
LOOP)

TRANSMITTAL OF PRIORITY DOCUMENT

Commissioner for Patents
P.O Box 1450
Alexandria, VA 22313-1450

Dear Sir:

In accordance with 37 C.F.R. 1.55, a certified copy of the priority document (Taiwanese application no. 091123350, filed October 9, 2002) for the subject application is enclosed.


No fees are believed due in connection with this submittal of the priority document. However, should any fees be deemed necessary for any reason relating to this material, the



Commissioner is hereby authorized to deduct said fees from Brinks Hofer Gilson & Lione Deposit Account No. 23-1925.


If any questions arise or issues remain, the Examiner is invited to contact the undersigned at the number listed below.

Respectfully submitted,



Justin B. Rand
Registration No. 48,552
Attorney for Applicant

BRINKS HOFER GILSON & LIONE
P.O. BOX 10395
CHICAGO, ILLINOIS 60610
(312) 321-4200





中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA

茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，
其申請資料如下：

This is to certify that annexed is a true copy from the records of this
office of the application as originally filed which is identified hereunder:

申請日：西元 2002 年 10 月 09 日
Application Date

申請案號：091123350
Application No.

申請人：聯發科技股份有限公司
Applicant(s)


局長

Director General

蔡練生

發文日期：西元 2003 年 9 月 17 日
Issue Date

發文字號：09220937390
Serial No.



双面影印

申請日期	
案號	
類別	

A4
C4

(以上各欄由本局填註)

發明專利說明書

一、 <u>發明</u> <u>創作</u> 名稱	中文	使鎖相迴路快速鎖住時脈相位的方法及裝置
	英文	
二、 <u>發明</u> <u>創作</u> 人	姓名	1. 徐哲祥 3. 陳忠偉 2. 劉丁仁 4. 陳志成
	國籍	中華民國
三、申請人	住所	新竹市新竹科學園區創新一路13號
	姓名 (名稱)	聯發科技股份有限公司
	國籍	中華民國
住、居所 (事務所)	新竹市新竹科學園區創新一路13號	
代表人 姓名	蔡明介	

裝

訂

線

本紙張尺度適用中國國家標準 (CNS) A4規格 (210×297公釐)

四、中文發明摘要 (發明之名稱：使鎖相迴路快速鎖住時脈相位的方法及裝置)

本發明是在提供一種使鎖相迴路快速鎖住時脈相位的方法及裝置，用以輔助一鎖相迴路對由一可複寫式數位影音光碟片 (DVDRAM) 上讀出的數位訊號進行時脈相位之鎖定。本發明藉由一取樣時脈產生單元輸出由複數個時脈訊號組成的 N 倍頻取樣時脈至一檢測單元，使該 N 倍頻取樣時脈對數位訊號進行取樣，當檢測出二相鄰之取樣點為不同位準，則判定該二取樣點之間為相位變化區間，再由一選擇單元在取樣出相位變化區間的二時脈訊號中，選出其一時脈訊號，即與數位訊號之時脈相位較接近的時脈，輸出至鎖相迴路，使鎖相迴路調整數位訊號之時脈相位與該接近時脈一致，而快速地鎖定該數位訊號之時脈相位。

英文發明摘要 (發明之名稱：)

裝

訂

線

承辦人代碼：	
大類：	C6 D6
IPC分類：	

本案已向：

國(地區) 申請專利，申請日期： 案號： ，有 無 主張優先權

有關微生物已寄存於： ， 寄存日期： ， 寄存號碼：

裝

訂

線

五、發明說明 (1)

【發明領域】

本發明是有關於一種使鎖相迴路快速鎖住時脈相位的方法及裝置，特別是指一種能輔助鎖相迴路，使鎖相迴路快速鎖住一由可複寫式數位影音光碟片(DVDRAM)上讀出之數位訊號的時脈相位之方法及裝置。

【發明背景】

參閱第一圖所示，一般可複寫式數位影音光碟片(DVDRAM)1 上均具有多數個相鄰之標記區 12 與記錄區 11，每一紀錄區 11 儲存有各種音訊資料及影像等資料，而每一標記區 12 分別鄰接於每一紀錄區 11 之旁，具有紀錄鄰接的紀錄區 11 之包裝表頭及封包表頭等資料，以記錄各紀錄區 11 的資料類型，讀取該光碟 1 所得之數位訊號，是利用一鎖相迴路鎖定該數位訊號之時脈相位，才能進一步地讀出此數位訊號之位元資料；以下簡述鎖相迴路之結構及動作，參閱第二圖所示，是一典型鎖相迴路 2，其包括依序串連成一迴路之一相位檢測器 21、一電荷汲取器 22、一迴路濾波器 23、一壓控振盪器(VCO)24 及一除頻器 25。上述光碟片上之資料所形成的數位訊號 IN 與壓控振盪器 24 產生並經除頻器 25 適當除頻之參考訊號 CLK，輸入至該相位檢測器 21，當參考訊號 CLK 的相位超前數位訊號 IN 時，該相位檢測器 21 即產生一寬度較窄的上升脈波 UP 或寬度較寬的下降脈波 DN 級電荷汲取器 22，使其產生一為正的淨電流 I_{cp} ，經迴路濾波器 23 積分(取平均值)產生一下降之電壓 V_{ct} 控制壓控振盪器 24 將參考訊號 CLK 的頻率降低；

五、發明說明 (2)

而當參考訊號 CLK 的相位落後輸入訊號 IN 時，則該相位檢測器 21 會產生一寬度較寬的上升脈波 UP 或寬度較窄的下降脈波 DN 控制該電荷汲取器 22，使產生之淨電流 I_{cp} 為負，令迴路濾波器 23 輸出上升之電壓 V_{ct} ，以驅使壓控振盪器 24 將參考訊號 CLK 的頻率拉高，藉由上述鎖相迴路之調整，使參考訊號 CLK 的相位會逐漸接近輸入時序訊號 IN，當時脈訊號 CLK 之相位和輸入訊號 IN 達到一致，使淨電流 I_{cp} 等於零，輸出電壓 V_{ct} 成為一定值，才鎖定該時序訊號之時脈相位。

然而由於光碟 1 上之標記區 12 與紀錄區 11 內均存在著無任何紀錄資料之空白區，如在標記區 12 中標示 121、122 之區塊與在紀錄區 11 中標示 111、112 之區塊均為空白之區域，而使紀錄資料之區域呈不連續狀態，故所讀取之數位訊號的時脈相位亦是呈不規則之變化，而與除頻器 25 輸出之參考訊號 CLK 的相位相差很大，而必須藉由鎖相迴路 2 根據兩者之相位差，調整輸出之參考訊號的頻率，才能使參考訊號 CLK 與時脈訊號之相位相同，而因前述二訊號之相位相差很大，需較長之調整時間，無法快速地鎖定時脈訊號之相位，而讀取資料之過程中僅允許一短暫時間鎖定時脈相位，所以如何縮短鎖定時脈相位之時間是目前一重要課題。

【發明概要】

因此，本發明之目的，即在提供一種使鎖相迴路快速鎖定由可複寫式數位影音光碟片讀出之數位訊號的時脈相

五 發明說明 (3)

位之方法與裝置。

於是，本發明之方法包含有：

- (A) 對所讀取之數位訊號進行一時脈 N 倍頻取樣，以得到多數個取樣點，且每二相鄰之取樣點間均形成有一區間；
- (B) 檢測二相鄰取樣點之位準是否相同，當檢測出一區間上二相鄰之取樣點是為不同位準，即判定該區間為相位變化區間；及
- (C) 該鎖相迴路根據此相位變化區間調整此數位訊號之時脈，使時脈之相位與此相位變化區間最接近，亦即選取構成相位變化區間之二取樣點中其一取樣點，以加速鎖相迴路之鎖相速度。

10

15

15

20

本發明的裝置是運用前述之方法，輔助鎖相迴路快速鎖定由可複寫式數位影音光碟片 (DVDRAM) 上讀出之數位訊號的時脈相位，該裝置包含有：

一取樣時脈產生單元，輸出一 N 倍頻取樣時脈，且該 N 倍頻取樣時脈是由複數個時脈訊號組成而具有複數個觸發脈衝；

一檢測單元，連接於該取樣時脈產生單元之輸出端，並分別接收該數位訊號與上述之倍頻取樣時脈，且該倍頻取樣時脈對該數位訊號進行取樣，而每二相鄰之取樣點間均形成有一區間，當檢測出二相鄰之取樣點為不同位準，則輸出一相位變化區間訊號，判定該二取樣點之間為相位變化區間；及

五、發明說明 (4)

一選擇單元，分別連接於檢測單元與取樣時脈產生單元之輸出端，接收該相位變化區間訊號，並據以在取樣出相位變化區間之時脈訊號中，選出其一作為一接近時脈輸出至該鎖相迴路，使鎖相迴路調整數位訊號之時脈相位與該接近時脈一致，而快速地鎖定該數位訊號之時脈相位。
5

【圖式之簡單說明】

本發明之其他技術內容、特徵及優點，在以下配合參考圖式之較佳實施例的詳細說明中，將可清楚的呈現，在圖式中：

10 第一圖是一般光碟片部分示意圖，說明光碟片上各紀錄資料區之分佈；

第二圖是一般設於光學讀寫系統中的鎖相迴路之電路方塊圖；

15 第三圖是本發明使鎖相迴路快速鎖住時脈相位之裝置的較佳實施例的電路方塊圖，說明本發明與鎖相迴路連接以輔助鎖相迴路鎖定由光學儲存媒體讀取之數位訊號的時脈相位；

第四圖是第三圖中該位準轉換檢測器之電路圖；

20 第五圖是本發明使鎖相迴路快速鎖住時脈相位之裝置較佳實施例作動週期示意圖；

第六圖是本發明使鎖相迴路快速鎖住時脈相位之裝置的較佳實施例的時序圖；及

第七圖是本發明使鎖相迴路快速鎖住時脈相位之方法的較佳實施例的流程圖，說明找出由光學紀錄媒體讀取資

五 發明說明 (5)

料所得之數位訊號，鎖定時脈相位的過程。

【發明之詳細說明】

本發明是應用在輔助一鎖相迴路，使鎖相迴路可快速鎖住一由可複寫式數位影音光碟片(DVDRAM)上讀出之數5位訊號的時脈相位。

本發明具體實施之方式如第三圖所示，是組構成一接近時脈產生裝置5，並與一鎖相迴路4串連成一迴路，藉由本發明之接近時脈產生裝置5產生一趨近所讀取數位訊號之時脈相位的接近時脈，供給鎖相迴路4，使鎖相迴路410可快速地鎖定由可複寫式數位影音光碟片(DVDRAM)上讀出之數位訊號的時脈相位。其鎖相迴路4如前述之習知技藝說明中亦包含有一相位檢測器41、一電荷汲取器42、一迴路濾波器43及一壓控振盪器44。由於鎖相迴路4之電路結構與動作過程已於習知技藝說明介紹過，且為熟習該15相技藝之人士所熟知，所以在此不再詳細說明，以下僅就本發明較佳實施例之接近時脈產生裝置5之架構與作動，以及輔助鎖相迴路4所達成之功效說明於下。

請配合參閱第三、四圖所示，接近時脈產生裝置5包含有一連接於壓控振盪器44之輸出端的取樣時脈產生單元2051、一連接於取樣時脈產生單元51之輸出端並可接收上述所讀取之數位資料的檢測單元52，及一連接於取樣時脈產生單元51與檢測單元52之輸出端為一相位選擇器的選擇單元53，且該選擇單元53之輸出端連接至鎖相迴路4的相位檢測器41之輸入端。

五、發明說明 (6)

上述之取樣時脈產生單元 51 之特性是產生 N 倍頻取樣時脈，而此 N 倍頻取樣時脈是由 N 個與原輸入取樣用之時脈訊號同頻且相位等距之訊號組成，亦即相鄰相位差為 $360/N$ 度，故所輸出之 N 倍頻取樣時脈的頻率等效上是為 5 原輸入時脈訊號的 N 倍，在本較實施例中，是選用 6 倍頻取樣時脈，以可進行 6 倍頻之取樣動作；當然本發明不以 6 倍頻取樣時脈為限，使用者可視使用上之需要，選用適當之倍頻取樣時脈，若需提高檢測的精密度，則可選用較高倍頻者，以進行精密度高的取樣與檢測，若不需那麼高的取樣與檢測精密度，則選用較低倍頻者。 10

由第三圖可知，檢測單元 52 包含有一連接至之取樣時脈產生單元 51 之輸出端的延遲電路 521、一連接於延遲電路 521 輸出端的位準轉換檢測器 522；該位準轉換檢測器 522 如第四圖所示包含有一連接於延遲電路 521 之輸出端的循 15 序電路 523，及一連接於循序電路 523 之輸出端的輸出電路 524，其中，循序電路 523、輸出電路 524 分別是由多數個正反器 $F1, F2, F3, F4, \dots, F4$ 、多數個互斥一或閘 $G1, G2, G3, G4, G5, G6$ 所組成。

上述之接近時脈產生裝置 5 作動之時機與過程，請同時 20 參閱第三、四、五、六及七圖所示，一一說明如下。當光學讀取系統於一可複寫式數位影音光碟片 (DVDRAM) 上讀取至第五圖所示之標記區 61 中無紀錄任何資料之區塊 611，即第五圖中所示之表頭 1 (Header1) 內其中一區塊 611，則顯示無資料之區塊的弦波 S 即為第五圖中所示呈高位準

五、發明說明 (7)

狀態，而啟動接近時脈產生裝置 5，且依序讀取該區塊 611 後紀錄有資料(圖中未示出資料內容)之區塊 612、613、...，而獲得一段如第六圖中所示的數位訊號 S_{Data} ，數位訊號 S_{Data} 同步地輸入至鎖相迴路 4 之相位檢測器 41 與接近時脈產生 5 裝置 5 之循序電路 523，此時，進入第七圖所示出的流程 10 之步驟 31。

在步驟 31 中，壓控振盪器 44 產生如第六圖所示之一時脈訊號 P_0 輸入至取樣時脈產生單元 51；其時脈訊號 P_0 是一般鎖相迴路鎖相用之參考訊號，且由第六圖中可知， 10 該時脈訊號 P_0 具有多數個可對循序電路 523 形成觸發之觸發脈衝 $U_{01}、U_{02}、U_{03}、...、U_{07}$ 。再於步驟 32 中，由取樣時脈產生單元 51 產生倍頻取樣時脈，而輸出步驟 31 中所述之第一訊號 P_0 ，並延遲一 T_d 之時間，輸出第二訊號 P_1 、再將第二訊號 P_1 延遲一 T_d 時間，輸出第三訊號 P_2 ，依此 15 做法，依序地產生第六圖中的 6 個訊號 $P_0、P_1、P_2、P_3、P_4、P_5$ 輸出，形成倍頻取樣時脈，經延遲電路 521 而傳送至循序電路 523，因此該等訊號 $P_0、P_1、P_2、P_3、P_4、P_5$ 上之所有控制脈衝 $U_{01}、U_{02}、U_{03}、...、U_{07}、U_{11}、U_{12}、U_{13}、...、U_{17}、U_{21}、U_{22}、U_{23}、...、U_{31}、U_{32}、...、U_{41}、U_{42}、...、U_{51}、U_{52}、...、U_{56}$ 形成時脈訊號 P_0 上之控制脈衝 $U_{01}、U_{02}、U_{03}、...、U_{07}$ 對循序電路 523 觸發頻率的 6 倍，對上述輸入該循序電路 522 之數位訊號 S_{Data} 進行如下述之取樣動作之觸發，而可依序進行步驟 33 中所述之取樣並輸出位準狀態的動作。

五、發明說明 (8)

步驟 33 之進行，是藉由取樣時脈產生單元 51 產生之倍頻取樣時脈所具有的控制脈衝 U_{01} 、 U_{02} 、 U_{03} 、……、 U_{07} 、 U_{11} 、 U_{12} 、 U_{13} 、……、 U_{17} 、 U_{21} 、 U_{22} 、 U_{23} 、……、 U_{31} 、 U_{32} 、……、 U_{41} 、 U_{42} 、……、 U_{51} 、 U_{52} 、……、 U_{56} ，對循序電路 523 形成 5 激發動作，使循序電路 523 對數位訊號 S_{Data} 之各對應位置取樣，並將各取樣點的位準狀態輸出至輸出電路 524。因此，按前面所述之步驟 33，在數位訊號 S_{Data} 之位置 P_{01} 輸入至該循序電路 523，同時第一訊號 P_0 之控制脈衝 U_{01} 形成對正反器 F1 產生激發之動作，使循序電路 523 將該數位 10 訊號 S_{Data} 在位置 P_{01} 上取樣，以將取樣點 P_{01} 之位準狀態 0(代表低位準)輸至該輸出電路 523 之第一互斥一或閘 G_1 之一輸入端；接著，該數位訊號 S_{Data} 在位置 P_{11} 輸入至循序電路 523，且同時第二訊號 P_1 之控制脈衝 U_{11} 形成對下一正反器 F2 產生激發之動作，而在位置 P_{11} 上取樣，以將取樣 15 點 P_{11} 之位準狀態 1(代表高位準)輸至該輸出電路 524 之第一互斥一或閘 G_1 之另一輸入端與第二互斥一或閘 G_2 的一輸入端，以此類推，接著是數位訊號 S_{Data} 下一位置 P_{21} 輸入至該循序電路 523，且同時第三訊號 P_2 之控制脈衝 U_{21} 形成對正反器 F3 產生激發之動作，而在位置 P_{21} 上取樣， 20 以將取樣點 P_{21} 之位準狀態 1(代表高位準)輸至該輸出電路 524 之第二互斥一或閘 G_2 之另一輸入端與第三互斥一或閘 G_3 的一輸入端；數位訊號 S_{Data} 上各位置 P_{31} 、 P_{41} 、 P_{51} 、 P_{02} 、 P_{12} 、……、 P_{07} 、 P_{17} 接續地輸至該循序電路 523，且各訊號 P_3 、 P_4 、 P_5 、 P_0 、 P_1 之控制脈衝 U_{31} 、 U_{41} 、 U_{51} 、 U_{02} 、 U_{12} 、……、

五 發明說明 (9)

U₀₇、U₁₇、U₂₇ 亦陸續地形成對正反器 F4、F5、F6、F1、F2、F3 產生激發之動作，以依序在數位訊號 S_{Data} 各位置上取樣，並將取樣所得之二相鄰之取樣點，如 P₃₁ 與 P₄₁、P₄₁ 與 P₅₁、P₅₁ 與 P₀₂、P₀₂ 與 P₁₂、……、P₀₇ 與 P₁₇、P₁₇ 與 P₂₇、… 5 之位準狀態輸至該輸出電路 524 之同一互斥一或閘中，以進行步驟 34 之檢測動作。另外，由第六圖中可看出，上述二相鄰取樣點 P₃₁ 與 P₄₁、P₄₁ 與 P₅₁、P₅₁ 與 P₀₂、P₀₂ 與 P₁₂、……、P₀₇ 與 P₁₇、P₁₇ 與 P₂₇、… 之間均分別具有一區間 R₀₁、R₁₁、R₂₁、R₃₁、……、R₀₇、……。

10 在上述步驟 33 中，任二相鄰取樣點之位準狀態輸至輸出電路後，則依序由輸出電路 524 進行步驟 34，檢測二相鄰之取樣點是否為不同位準，當二位準狀態不同，進行步驟 35，判定出相位變化區間，若二位準狀態相同時，則進行步驟 36，則判定位於二取樣點間的區間，非為相位變化區間，而不調整數位訊號 S_{Data} 之時脈相位。所以，在步驟 15 34 中，每二相鄰之取樣點 P₀₁ 與 P₁₁、P₁₁ 與 P₂₁、P₂₁ 與 P₃₁、P₃₁ 與 P₄₁、P₄₁ 與 P₅₁、……、P₀₇ 與 P₁₇、P₁₇ 與 P₂₇、… 之位準狀態各輸至輸出電路 524 中同一互斥一或閘，以比對上述二相鄰取樣點之位準狀態是否相同，由第六圖顯示該段 20 之數位訊號 S_{Data} 上，其中 P₀₁ 與 P₁₁ 二取樣點，是由低位準變化至高位準狀態，而 P₀₄ 與 P₁₄ 二取樣點，是由高位準變化至低位準狀態，另外 P₀₇ 與 P₁₇ 二取樣點，是由低位準變化至高位準狀態，上述三組之取樣點均呈現有相位變化，則進行步驟 35，分別使第一互斥一或閘 G₁ 導通而輸出一

五、發明說明 (10)

相位變化區間訊號，分別判定該等區間 R_{01} 、 R_{04} 、 R_{07} 為相位變化區間；再於步驟 37 中，選出接近時脈，其步驟是由選擇單元 53 根據接收相位變化區間訊號，在取樣時脈產生單元 51 輸出之倍頻取樣時脈中，選出二取樣出相位變化區間之訊號中其一訊號，前述所判定出之相位變化區間 R_{01} 、 R_{04} 、 R_{07} ，均是由第一、第二訊號 P_0 、 P_1 取樣出，即表示二訊號 P_0 、 P_1 之時脈相位均與數位訊號 S_{Data} 非常接近，故在二訊號 P_0 、 P_1 中選一訊號 P_1 作為接近時脈，輸出至鎖相迴路 4 之相位檢測器 41，最後由鎖相迴路 4 進行步驟 10 38，根據相位檢測器 41 所檢測出數位訊號 S_{Data} 與接近時脈 P_1 之相位差，而調整數位訊號 S_{Data} 之時脈相位與該接近時脈 P_1 一致，而快速地鎖住該數位訊號 S_{Data} 之時脈相位；另外，其他二相鄰之取樣點，如 P_{11} 與 P_{21} 、 P_{21} 與 P_{31} 、 P_{31} 與 P_{41} 、 P_{41} 與 P_{51} 、……、 P_{17} 與 P_{27} 、…在輸出電路 524 中 15 進行比對，而該等二相鄰取樣點均為相同位準，則進入步驟 36，輸出電路之一互斥一或閘無任何訊號輸出，而判定上述該等二取樣點間之區間為非相位變化區間，鎖相迴路 4 則不調整數位訊號 S_{Data} 之時脈相位。

若在步驟 32 中所產生的倍頻取樣時脈中其一時脈訊號 20 之相位與數位訊號之時脈相位一致，則會在步驟 34 判斷出二相鄰位準狀態不同，而在步驟 35，使一互斥一或閘導通而輸出一相位變化區間訊號，於步驟 37 中，選擇單元 53 根據接收相位變化區間訊號，則可該倍頻取樣時脈中，選出與數位訊號之時脈相位一致的訊號作為接近時脈，輸至

五 發明說明 (11)

鎖相迴路 4，最後由步驟 38，鎖相迴路運作使數位訊號 S_{Data} 之相位與該接近時脈一致，當穩態時電荷汲取器 42 輸出的淨電流為零，且壓控振盪器 44 輸出電壓為一定值，而鎖住該數位訊號 S_{Data} 的時脈相位。

5 另外，由於上述之選擇單元 53 是為邏輯電路所構成且有一 T_1 的延遲時間，所以，將上述檢測單元 52 之延遲電路 521 設定一延遲時間 T_1 ，使取樣時脈產生單元 51 所產生的每一訊號 P_0 、 P_1 、 P_2 、 P_3 、 P_4 、 P_5 、均延遲 T_1 的時間後，再輸入至循序電路 523，使在該檢測單元 52 中位準轉換檢測器 522 進行數位訊號位準取樣用之訊號，亦同樣是延遲 T_1 的時間，使接近時脈產生裝置 5 能提供無時間誤差之接近時脈給鎖相迴路 4。

10 利用上述之接近時脈產生裝置 5 及動作流程，所選出之接近時脈與數位訊號之時脈相位非常接近，所以將接近時脈 P_1 作為鎖相迴路進行鎖相之起始時脈，鎖相迴路 4 僅需調整數位訊號 S_{Data} 與接近時脈 P_1 之相位差量，故可在短時間內使數位訊號 S_{Data} 與接近時脈之相位一致，使鎖相迴路快速地鎖住數位訊號之時脈相位。

15 再者，本發明作動之週期是如第五圖中之弦波 S 所示，當光學讀取系統讀取至第五圖所示之標記區 61 的另一無紀錄資料之區塊 615，以及紀錄區 62 中無紀錄任何資料之區塊 622、623，圖中之弦波 S 則會呈高位準狀態，而啟動接近時脈產生裝置 5，進行上述之動作，以分別獲得所讀取之各段數位訊號的接近時脈，輔助使鎖相迴路快速鎖住所

五、發明說明 (12)

讀取之各段數位訊號的時脈相位。

歸納上述，本發明利用接近時脈產生裝置，藉由在數位訊號上進行取樣，並對各取樣點進行相位檢測，已獲知數位訊號產生相位變化之相位變化區間，進而取得相位與數位訊號之時脈非常接近之接近時脈，供給鎖相迴路，以能縮短鎖相迴路調整時脈相位之時間，可快速鎖住由可複寫式數位影音光碟片上讀出之數位訊號的時脈相位，確實達到本發明之目的。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明書內容所作之簡單的等效變化與修飾，皆應仍屬本發明專利涵蓋之範圍內。

五 發明說明 (13)

【元件標號對照】

S_{Data}	數位訊號	51	取樣時脈產生單元
T_d	固定時間	52	檢測單元
31 ~ 38	步驟	521	延遲電路
$P_0 \sim P_5$	訊號	522	位準轉換檢測器
4	鎖相迴路	523	循序電路
41	相位檢測器	524	輸出電路
42	電荷汲取器	F1 ~ F6	正反器
43	迴路濾波器	G1 ~ G6	互斥一或閘
44	壓控振盪器	53	選擇單元
5	接近時脈產生裝置		

裝

訂

線

六、申請專利範圍

1. 一種使鎖相迴路快速鎖住時脈相位的方法，用以輔助一鎖相迴路，使該鎖相迴路快速鎖住一由可複寫式數位影音光碟片 (DVDRAM) 上讀出之數位訊號並得到該數位信號之時脈，該方法包含有：
 - (A) 對該數位訊號進行一時脈 N 倍頻取樣，以得到多數個取樣點，上述每二相鄰之取樣點間均形成有一區間；
 - (B) 檢測二相鄰取樣點之位準是否相同，當檢測出其一區間上二相鄰之取樣點是為不同位準，則數位信號之相位落在此相鄰取樣點，即判定該區間為相位變化區間；及
 - (C) 該鎖相迴路根據此相位變化區間調整此數位訊號之時脈，使時脈之相位與此相位變化區間最接近，亦即選取構成相位變化區間之二取樣點中其一取樣點，以加速鎖相迴路之鎖相速度。
2. 依據申請專利範圍第 1 項所述使鎖相迴路快速鎖住時脈相位的方法，其中，該 (A) 步驟之時脈 N 倍頻取樣，是以 N 個與時脈訊號同頻且相位等距之訊號進行取樣，亦即以 N 個相鄰相位差為 $360/N$ 度之訊號進行取樣。
3. 依據申請專利範圍第 2 項所述使鎖相迴路快速鎖住時脈相位的方法，其中，該步驟 (C) 包含一步驟 (C1)，及一步驟 (C2)，該步驟 (C1) 是在取樣出相位變化區間之二訊號中，選出其一訊號作為接近時脈；該步驟 (C2) 是該鎖相迴路依據該接近時脈與該數位訊號之相位差，調整該數位訊號之

六、申請專利範圍

- 時脈相位與該接近時脈一致。
4. 依據申請專利範圍第1項所述使鎖相迴路快速鎖住時脈相位的方法，其中，步驟(B)中的相位變化區間是該數位訊號呈現有高位準變化至低位準之相位變化的區間。
 5. 依據申請專利範圍第1項所述使鎖相迴路快速鎖住時脈相位的方法，其中，步驟(B)中的相位變化區間是該數位訊號呈現有低位準變化至高位準之相位變化的區間。
 6. 一種使鎖相迴路快速鎖出位元時脈的裝置，是與鎖相迴路連接，並可分別接收由一可複寫式數位影音光碟片(DVDRAM)讀出之數位訊號及該鎖相迴路輸出之一時脈訊號，該裝置包含有：

一取樣時脈產生單元，輸出一 N 倍頻取樣時脈，且該 N 倍頻取樣時脈是由複數個時脈訊號組成而具有複數個觸發脈衝；

一檢測單元，連接於該取樣時脈產生單元之輸出端，並分別接收該數位訊號與上述之 N 倍頻取樣時脈，且以該 N 倍頻取樣時脈對該數位訊號進行取樣，而每二相鄰之取樣點間均形成有一區間，當檢測出二相鄰之取樣點為不同位準，則輸出一相位變化區間訊號，判定該二取樣點之間為相位變化區間；及

一選擇單元，分別連接於該檢測單元與該取樣時脈產生單元之輸出端，接收該相位變化區間訊號，並據以在取樣出相位變化區間之時脈訊號中，選出其一作為一接近時脈輸出至該鎖相迴路，使鎖相迴路調整數位訊號之時脈相

六、申請專利範圍

位與該接近時脈一致，而快速地鎖定該數位訊號之時脈相位。

7. 依據申請專利範圍第 6 項所述使鎖相迴路快速鎖出位元時脈的裝置，其中，該取樣時脈產生單元產生之 N 倍頻取樣時脈是由 N 個與鎖相迴路輸出之時脈訊號同頻且相位等距的訊號組成，亦即相鄰相位差為 $360/N$ 度，則該 N 倍頻取樣時脈的頻率等效上是為該時脈訊號的 N 倍。
8. 依據申請專利範圍第 6 項所述使鎖相迴路快速鎖出位元時脈的裝置，其中，該檢測單元包含有一位準轉換檢測器，且該位準轉換檢測器包含有一由多數個正反器組成的循序電路，及一連接於該循序電路之輸出端並由多數個互斥一或閘組成的輸出電路。
9. 依據申請專利範圍第 8 項所述使鎖相迴路快速鎖出位元時脈的裝置，其中，該檢測單元更包含有一連接於該取樣時脈產生單元與該循序電路間之延遲電路，其延遲之時間該選擇單元之延遲時間。
10. 依據申請專利範圍第 6 項所述使鎖相迴路快速鎖出位元時脈的裝置，其中，該選擇單元是一相位選擇器。
11. 依據申請專利範圍第 6 項所述使鎖相迴路快速鎖出位元時脈的裝置，其中，該檢測單元所檢測出的相位變化區間是該數位訊號呈現有高位準變化至低位準之相位變化的區間。
12. 依據申請專利範圍第 6 項所述使鎖相迴路快速鎖出位元時脈的裝置，其中，該檢測單元所檢測出的相位變化區間

六 申請專利範圍

是該數位訊號呈現有低位準變化至高位準之相位變化的區間。

(請先閱讀背面之注意事項再行繪製)

裝


印

線

A9
B9
C9
D9

圖式


第一圖



(請先閱讀背面之注意事項再行繪製)

裝


訂
線



第二圖

(請先閱讀背面之注意事項再行繪製)

式圖




第三圖

A9
B9
C9
D9

圖式

(請先閱讀背面之注意事項再行繪製)


裝訂線



第四圖

(請先閱讀背面之注意事項再行繪製)

A9
B9
C9
D9




式圖

第五圖

(請先閱讀背面之注意事項再行繪製)

裝

———
訂
———
線



第六圖


圖式

(請先閱讀背面之注意事項再行繪製)

裝

訂

線



第七圖

